浅谈3DA516仿俄大功率高频晶体管的研制

减小字体 增大字体 作者:安海华李飞席崇选  来源:www.zhonghualunwen.com  发布时间:2012-09-06 13:59:45

1概述

1.1产品的主要技术指标

参数VCE0VCB0VEB0ICPtothFEfT

单位(V)(V)(V)(A)(W)(MHZ)

技术要求 2002005>330≥520

2设计与方案确定

仿俄大功率高频晶体管,从封装形式来看此产品是圆形金属封装外形,引线为三引线设计,引出端的的材料为铜材,引出端表面镀铅锡,可直接替换原俄罗斯产品,此外形符合实际需求,更继承了俄原有设计的优点。

2.1产品的结构参数设计

2.1.1基本结构

3DA516型产品采用外延平面型结构,器件芯片采用外延平面工艺,即在N+型的衬底单晶硅片上外延一层N型集电区,通过选择性的硼扩散形成晶体管的P型基区,再进行磷扩散形成N+发射区,通过表面蒸铝工艺,在表面引出发射极和基极,最后在硅片背面进行金属化形成集电极。

2.2.1纵向结构参数设计

根据产品要求,考虑晶体管大功率与高频率这两个相互矛盾的因素,我们采用外延平面工艺。此工艺可以较好的解决频率fT与大功率,频率fT与大电流和高电压之间的矛盾。在外延平面工艺中,外延晶体管的集电区是外延层,基片只纯粹作为衬底用,因此基片选用N+低电阻率材料以减少串联电阻,外延层的电阻率决定集电结的反向击穿电压。同时,由于外延层的引入使得高阻集电区的厚度可以精确控制,集电极的电阻值也相应的降低,有利于提高晶体管工作电流,减小饱和压降。

(1)集电区高阻外延层电阻率的选取

仿俄大功率高频晶体管采用外延平面扩散工艺,高阻集电区由外延生长形成,衬底采用N+重掺杂。

在合同中晶体管VCE0要求为200V,设计中考虑余量取280

由:ρC=(VB/94)4/3(1)

VB=BVB= BVCE01×(1+β)1/4(2)

在实际研制中一般取ρC=10~15Ω·cm 。

(2)基区宽度的选择

对大功率晶体管特征频率,只取决于信号延迟时间τec:

fT=1/(2πτec)=1/[2π(τeb+τb+τc+τd)]

τec=τeb+τb+τc+τd

τeb=γe2.5CTe(0)Ae,而CTe(0)={[q aje(εs)2]/12Vg}1/3

τb=Wb2/(Dnb+mλDnb)

τc=(ρc/2LE) ×[ln(2Wc/Se)]

τd=Xc/2Vmax

因此,提高fT,可以从以下几个方面考虑:

· 适当增加基区内杂质浓度梯度aje和扩散系数Dnb;

·尽量减小发射结面积Ae;

·减小衬底、集电区电阻率ρC;

·减小基区宽度Wb;

对于频率不是很高的晶体管,在以上各项延迟时间中,特征频率主要与τb(即基区度越时间)以及τd有关,即:

fT≈1/[2π(τb+τd)](3)

可见基区度越时间愈短,fT就愈高,而基区宽度Wb越小则少子的基区度越时间就愈短,即大功率高频晶体管在大电流下其特征频率:fT=η×Dnb/2π(1+ m)Wb2

Dnb为基区少子扩散系数,Wb基区宽度,

由fT的表达式可知:fT与基区宽度Wb的平方成反比,与基区少子扩散系数成正比,因为fT 1∝/Wb2,因此,由以上频率公式看出最有效的途径是减小基区宽度,但Wb太小又会降低产品的热稳定性。综合考虑,需通过实验选取最合适的基区宽度以保证器件各特性取得最优化。

在ρC确定后,根据所要求的Vce可以算出集电结耗尽区宽度Xc,Xc=(2εsV ce/qNc)1/2从而可求出τd,τd=Xc/2Vmax

根据合同要求的特征频率fT为20MHz和计算公式(3)可以确定基区度越时间τb ,即Wb=(nτbDb)1/2

从而可确定基区宽度Wb,将计算结果与实验相比较后,选定Wb为3~5μm。

(3)高阻外延层厚度的选择

在CB结加反向偏压745V时,按单边突变结近似,空间电荷区在集电区

一侧的耗尽层宽度按下式计算:

Xmc=2KεVCBqNc1/2

所以求出外延层的厚度为Xmc =30~35μm

因此,我们对此仿俄大功率高频管的最终参数设计如下:

N型外延层电阻率:ρC=10~15Ω·cm

外延层厚度:Xmc =30~35μm

基区宽度:Wb为3~5μm基区结深:Xjc =8~10μm

发射区结深:Xje =4~6μm基区薄层电阻:RSB=60~100Ω/

发射区薄层电阻:RSE=0.8~0.15Ω/

2.2.2横向结构参数的设计(版图设计)

根据仿俄大功率高频晶体管主要参数,功率、电流、工作电压的要求,结合我厂的工艺条件以及现有产品的设计经验,确定了版图的面积形式:

由:LE=ICM /JCM1ICM:最大工作电流,LE:发射条总长

JCM虽可由理论公式算出,但是实际设计中一般采用经验数值,再由实验结果做相对调整,对于高频大功率管,JCM1=2A/cm,由上式可确定

可得LE=ICM /JCM1=3A/(2A/cm)=1.5cm

将计算值与实际结果相对照,经多次实验,最终采用面积为5.0m*5.0m的光刻版图。设计输出的各横向参数:发射极条长为,条宽,周长,芯片面积均能满足LE>1.5cm的要求。

2.3产品的工艺设计

(1)管芯设计工艺流程

N+硅单晶片→外延集电区→掩膜氧化→基区光刻→基区扩散→发射区光刻→发射区扩散→CVD钝化→引线孔光刻→刻蚀Si3N4→刻蚀SiO2→ 蒸铝→反刻铝→硅铝合金 表面钝化→压焊点光刻→背面减薄→背面喷砂→背面金属化→管芯中测→划片

(2)封装工艺设计

烧结焊料片:铅铟银(92.5∶5∶2.5)

烧结温度:395±5℃ 保护气体:N2 、H2

焊接铝丝:φ=200μm硅铝丝

3技术难点和关键技术

(1)fT频率控制

3DA516型产品要求大功率和高频率,为了保证功率要采用足够大的芯片面积,但同时也要达到要求的20MHz频率。为了提高频率fT,只有靠减小基区的宽度和改变扩散工艺条件实现。但基区宽度Wb太小,将使hFE难控制,并使产品的热稳定性差。研制中,将宽度Wb控制在较好的范围内,使fT达到20MHz以上。

(2)高压平面器件表面复合膜钝化技术

管芯经过后部封装工序和高温筛选、功率老化中,电压变低变软,而且漂移的现象严重。为解决上述电压问题,经多次实验,采用蒸铝后用SiO2-Si3N4复合膜进行芯片表面钝化,SiO2-Si3N4复合膜中,Si3N4起着屏蔽外界离子和减少钠离子漂移的作用,而夹在中间的SiO2层则有降低界面密度,提高表面载流子迁移率的作用,吸取了SiO2- Si界面及Si3N4钝化层的双层好处。使产品在后续工序中的电压变软、变低漂移问题得到了解决。

Tags:研制

作者:安海华李飞席崇选
  • 好的评价 如果您觉得此文章好,就请您
      0%(0)
  • 差的评价 如果您觉得此文章差,就请您
      0%(0)

文章评论评论内容只代表网友观点,与本站立场无关!

   评论摘要(共 0 条,得分 0 分,平均 0 分) 查看完整评论